Lab 2: Multiplicador Ca2 y visualizador 7 segmentos.
En esta práctica repasaremos los procedimientos utilizados para modelar, simular, e implementar en una FPGA un circuito digital combinacional.
El propósito es trabajar con los recursos que proporciona el lenguaje VHDL para implementar un sistema combinacional que utiliza operadores aritméticos, multiplexores y decodificadores.
El sistema implementado es un multiplicador de números de 6 bits en complemento a 2. El resultado de la multiplicación, de 12 bits, se muestra en un visualizador con displays de 7 segmentos.
Contenidos:
