5.1 Especificaciones

Se quiere implementar un oscilador en cuadratura de frecuencia de salida \(f_o=293\) Hz (nota musical: \(\mathsf{RE_4}\) ) y frecuencia de muestreo \(f_s=8\) kHz, con salida serie asíncrona.

El oscilador proporciona dos muestras de 8 bits (complemento a 2) en cada periodo de muestreo. Las muestras se transmiten de forma secuencial por la línea serie asíncrona: primero se transmite la muestra correspondiente a la señal en fase (I) y después la muestra correspondiente a la señal en cuadratura (Q).

fig1

Figura 5.1: Sistema a diseñar.

Características

Parámetro

Valor

Frecuencia de salida (\(f_o\))

293 Hz (\(\mathsf{RE_4}\) )

Frecuencia de muestreo (\(f_s\))

8 kHz

Formato de los datos

8 bits, Complemento a 2

Formato de la transmisión serie

8n1 (8 bits, sin paridad, 1 bit de stop)

Tasa de transmisión

¿?

Tarea: Tasa de transmisión

Escoge la tasa de transmisión de la línea serie de manera que permita enviar los datos generados por el oscilador sin pérdida de información. . Justifica tu respuesta analizando los siguientes puntos:

  • ¿Cuántos bytes totales se generan cada segundo si \(f_s = 8\) kHz?

  • ¿Cuántos bits «reales» se transmiten por cada byte de datos usando el protocolo 8n1?

  • ¿Cuál es la tasa de bits (bps) mínima teórica? ¿Qué tasas estándar de la UART cumplen este requisito?

bps estándar: 9600, 19200, 38400, 57600, 115200, 230400, 460800, 921600.

Oscilador Levine/Vicanek

Para generar la señal senoidal se utilizará el oscilador digital Levine/Vicanek, que se muestra en la figura siguiente:

\[\begin{align*} &w[n] = I[n-1] - K_1 \cdot Q[n-1] \\ &Q[n] = Q[n-1] + K_2 \cdot w[n] \\ &I[n] = w[n] - K_1 \cdot Q[n] \end{align*}\]
fig2

Figura 5.2: Esquema del oscilador Levine/Vicanek.

El oscilador se codifica con números enteros (coma fija):

  • Valores de los coeficientes para una frecuencia de salida de 293 Hz y una frecuencia de muestreo de 8 kHz:

Coeficientes

Valor

Bits

\(K_1\)

119

8

\(K_2\)

117

8

  • Valores de inicio de las unidades de retardo para una amplitud de 0.95:

Salidas

Valor de reset

Bits

\(I\)

121

8

\(Q\)

0

8

  • Número de bits de los distintos nodos del circuito y desplazamientos introducidos en la implementación en coma fija:

fig3

Figura 5.3: Detalles de implementación del oscilador.